Université Ibn Zohr
Faculté des Sciences d'Agadir
Département de Physique


Année 2025-2026
Filières :ES5
Pr. N. MAOUHOUB

Electronique Numérique 2

Série N°2 : Mémoires à semi-conducteur

Exercice 1

On considère la mémoire RAM ci-dessous:



1- Déterminer le nombre de mots à mémoriser par cette mémoire.
2- Quelle est la capacité de cette mémoire ?

Exercice 2

On considère une mémoire caractérisée par :


- Une capacité de 256 Mb
- Le plus grand nombre en hexadécimal placé dans un mot binaire est FFFF

1- Quelle est la taille des mots binaires dans cette mémoire ?
2- Quelle est la taille du bus d'adresse ?
3- Quelle l'adresse en hexadécimal du dernier mot binaire ?

mot = mémoire

Exercice 3


On dispose de deux mémoires ROM suivantes :



1- Déterminer le nombre de mots de quatre bits de la première mémoire.
2- Déterminer le nombre de mots de 8 bits de la deuxième mémoire.
3- Déterminer le nombre de lignes dans le bus d'adresse des deux mémoires.
4- Quelle est la taille du bus de donnée des deux mémoires ?
5- Combien de mémoires ROM 1 peut-on utiliser pour réaliser la mémoire ROM2 ?
6- Réaliser le montage d'assemblage de mémoires ROM1 pour réaliser la mémoire ROM2.

Exercice 4

On considère la mémoire RAM ci-dessous de capacité 2Mb.



1- Déterminer le nombre de lignes dans le bus d'adresse de cette mémoire.

2- On désire réaliser une mémoire RAM de capacité 4 Mb avec bus de donnée à quatre bits, en assemblant les mémoires RAM de 2 Mb.


2-1- Déterminer le nombre de lignes dans le bus d'adresse de cette mémoire.

2-2- Réaliser le montage d'assemblage de cette mémoire en utilisant un décodeur un parmi deux à sorties inversées.

2-3- Réaliser le montage d'assemblage de cette mémoire en utilisant un inverseur.

Exercice 5

On considère l'assemblage mémoire ci-dessous :



1- Déterminer la capacité de chaque mémoire RAM et la capacité totale réalisée.

2- Donner la plage d'adresse attribuée à chaque mémoire RAM

3- On désire réaliser le décodage d'adresse et la sélection des mémoires RAM par utilisation des portes logiques. Déterminer les équations logiques des entrées de sélection des mémoires.

Exercice 6

On considère une mémoire de capacité 64K×8 réalisée par assemblage des mémoires suivantes :


- Une EPROM adressée à partir de l'adresse hexadécimale 0000H.
- Trois mémoires RAM adressées à partir des adresses 4000H, 8000H et C000H respectivement.

La capacité de chaque mémoire élémentaire est 16K×8.

1- Donner la taille du bus d'adresse de chaque mémoire élémentaire et de la mémoire totale réalisée.
2- Donner la table d'adressage de cette mémoire en précisant l'adresse minimale et l'adresse maximale de chaque mémoire élémentaire.
3- Donner les équations logiques de sélection de chaque mémoire élémentaire.
4- Donner le schéma d'assemblage pour réaliser cette mémoire.

Exercice 7

On considère la mémoire ci-dessous reliée à un système à microprocesseur qui fonctionne avec un bus d'adresse à 16 lignes. Les 11 premières lignes servent à adresser la mémoire RAM et les cinq dernières lignes servent à sélectionner la mémoire.



1- Quelle est la capacité de cette mémoire ?
2- Déterminer la plage d'adresse occupée par cette mémoire.
3- Donner l'équation logique du circuit de sélection de cette mémoire.
4- Modifier le circuit de sélection afin d'attribuer à cette mémoire l'adresse de départ A000H.
5- On désire adresser cette mémoire entre l'adresse minimale 0000H et 07FFH. Donner le nouveau circuit de sélection de cette mémoire.

Exercice 8

Réaliser une mémoire RAM 64K×8 en utilisant des mémoires RAM 32K×8 et un décodeur un parmi deux à sorties inversées pour la sélection.